Hybride 2D

Jul 07, 2023

Nature volume 618, pages 57-62 (2023)Citer cet article

16 000 accès

9 citations

141 Altmétrique

Détails des métriques

Exploiter les excellentes propriétés électroniques des matériaux bidimensionnels (2D) pour fabriquer des circuits électroniques avancés est un objectif majeur de l’industrie des semi-conducteurs1,2. Cependant, la plupart des études dans ce domaine se sont limitées à la fabrication et à la caractérisation de grands dispositifs isolés (plus de 1 µm2) sur des substrats SiO2-Si non fonctionnels. Certaines études ont intégré du graphène monocouche sur des micropuces de silicium comme interconnexion de grande surface (plus de 500 µm2) et comme canal de gros transistors (environ 16,5 µm2) (réf. 4,5), mais dans tous les cas, la densité d'intégration était faible. , aucun calcul n'a été démontré et la manipulation de matériaux 2D monocouches était difficile car les trous d'épingle et les fissures natifs lors du transfert augmentent la variabilité et réduisent le rendement. Nous présentons ici la fabrication de micropuces hybrides 2D-CMOS à haute densité d'intégration pour les applications memristives (CMOS signifie complémentaire métal-oxyde-semi-conducteur). Nous transférons une feuille de nitrure de bore hexagonal multicouche sur les interconnexions d'extrémité de ligne des micropuces de silicium contenant des transistors CMOS du nœud 180 nm, et finalisons les circuits en modélisant les électrodes supérieures et les interconnexions. Les transistors CMOS offrent un contrôle exceptionnel des courants traversant les memristors hexagonaux en nitrure de bore, ce qui nous permet d'atteindre des endurances d'environ 5 millions de cycles dans des memristors aussi petits que 0,053 µm2. Nous démontrons le calcul en mémoire en construisant des portes logiques et mesurons les signaux de plasticité dépendant du timing des pointes qui conviennent à la mise en œuvre de réseaux neuronaux à pointes. Les hautes performances et le niveau de maturité technologique relativement élevé obtenus représentent une avancée notable vers l’intégration de matériaux 2D dans les produits microélectroniques et les applications mémristives.

Nos micropuces en silicium de 2 cm × 2 cm ont été conçues à l'aide du logiciel Synopsys et fabriquées dans une plaquette de silicium de 200 mm dans une salle blanche industrielle à l'aide d'un nœud de technologie CMOS 180 nm (Fig. 1a et Extended Data Fig. 1). Les circuits fabriqués dans cette étude sont constitués de réseaux crossbar 5 × 5 de cellules à un transistor et à un memristor (1T1M, Fig. 1b, c et Fig. 1 supplémentaire), bien que certains memristors autonomes et transistors CMOS aient été fabriqués à titre de référence (Supplémentaire). Figure 2). Les micropuces ont été conçues pour intégrer les memristors dans les interconnexions back-end-of-line (BEOL) ; c'est-à-dire qu'ils ont été terminés au niveau de la dernière couche de métallisation (la quatrième dans notre plaquette) et ont été laissés sans passivation. Par conséquent, l'oxyde de silicium se développe naturellement sur les tranches lorsqu'elles sont extraites de la salle blanche industrielle (Fig. 1d), qui peut être facilement éliminé par gravure pour exposer les vias en tungstène (Fig. 1e et Fig. 3 supplémentaire). Ensuite, une feuille d'environ 18 couches de nitrure de bore hexagonal (h-BN) (soit environ 6 nm), cultivée sur un substrat de Cu par dépôt chimique en phase vapeur (CVD), a été transférée sur les micropuces (Fig. .1f) en utilisant un procédé à basse température (Méthodes). Enfin, le h-BN sur les plages de contact a été gravé et des électrodes supérieures constituées de différents matériaux (c'est-à-dire Au – Ti, Au ou Ag) ont été modelées et déposées sur le h-BN pour finaliser les circuits (Fig. 1g). .

a, Photographie des micropuces de 2 cm × 2 cm contenant les circuits CMOS. b, c, images au microscope optique d'une partie de la micropuce contenant un réseau de barres transversales 5 × 5 de cellules 1T1 M, telles que reçues (b) et après fabrication (c). La taille des tampons carrés est de 50 µm × 50 µm. d – f, cartes topographiques collectées par microscopie à force atomique des vias dans les réseaux de barres transversales 5 × 5 sur les tranches telles que reçues (d), après gravure à l'oxyde natif (e) et après le transfert de la feuille h-BN (f ). g, image au microscope optique d'un réseau de barres transversales 5 × 5 fini de 1T1M, c'est-à-dire après transfert de h-BN et dépôt d'électrodes supérieures. h, image au microscope électronique à transmission à balayage transversal à champ sombre annulaire à grand angle d'une cellule 1T1M dans le réseau de barres transversales. L'encart, qui mesure 20 nm × 16 nm, montre une image TEM en coupe transversale du memristor Au – Ti – h-BN – W sur le via; la structure en couches correcte de h-BN peut être vue. Barres d'échelle, d – f, 10 μm ; g, 25 µm; h, 600 nm.